直流电压采集电路设计——以20V至28V信号至0~3.3V转换为例

电脑维修

电压采集是电路设计的基础环节，可分为直流采集电路与交流采集电路，二者各有不同。信号通常需经调理后送入模数转换器，再由MCU读取并执行相应控制。本文以20V至28V直流电压(Uo)映射至0至3.3V为例，介绍直流采集电路的具体设计方法。

一、方式一
先差分后衰减

①基准电压产生
电路由+36V电源供电，串联电阻R1（上端160kΩ）与R2（下端200kΩ）构成分压网络。
如图所示

分压节点输出的电压作为仪表放大器的减法参考端(REF)。该节点的输出电压由两电阻阻值比例决定，提供20V的直流电位。

+36V是电路外部输入的供电电源，并非由Uo产生或电路内部变换得到。它通常来自系统前级的直流母线、外部适配器或板载DC-DC变换器。

②差分运算
仪表放大器的同相输入端接入被测信号Uo，反相输入端接入上述20V基准节点。
如图所示

仪表放大器执行两输入端电压的减法操作，其差模增益设为1倍。当Uo为20V时，输出接近0V；当Uo升至28V时，输出为8V。仪表放大器输入阻抗较高，几乎不消耗信号源电流，同时对两根输入线上存在的同向共模干扰具有抑制能力，其共模输入范围可覆盖20V水平。

③分压衰减及阻抗缓冲
分压衰减
差分后信号范围为0至8V，需要压缩至0至3.3V。此级由两个精密电阻R3、R4串联组成分压网络，通过设定两电阻的阻值比例，使输入8V时输出恰好为3.3V。分压网络在输出端呈现较高的等效串联阻抗。如图所示

阻抗缓冲分压网络的高输出阻抗会延长AD内部采样电容的充电时间，导致测量值偏离实际信号。因此，在分压网络后接入电压跟随器A。
如上图示
该跟随器A由运算放大器构成，电压增益为1，输入阻抗极高，输出阻抗极低，其作用是将高阻抗信号转换为低阻抗信号，以满足AD输入级对驱动源的要求。

④钳位保护
在缓冲级输出端设置一对反向串联的肖特基二极管。如图所示

一只二极管VD8的阳极接地，阴极接信号线；另一只二极管VD7的阳极接信号线，阴极接3.3V电源轨。当输出信号超过3.3V加二极管正向压降，或低于负向压降时，对应二极管导通，将尖峰能量泄放至电源或地，将进入AD引脚的电压限制在安全区间内。
之后将信号输入MCU中AD转换电路。

二、方式二
先分压后差分放大

①前置分压

将输入电压Uo通过电阻分压器按固定比例缩小，如分压7倍，将0~28V映射到0~4V。同时，将上述由+36V分压得到的20V基准电压以完全相同比例进行分压，得到2.857V。两组分压网络的电阻比例需严格一致。经过该级后，Uo对应的输出变为较低电压范围，20V基准也同步变为对应的低电位，使得后续电路可在低压条件下工作。

②差分放大
采用通用精密运算放大器搭建差分放大器结构，其同相输入端接收分压后的Uo信号(0~4V)，反相输入端接收分压后的20V基准(2.857V)。
如图所示

该结构将两输入电压相减，得到差值信号。由于两路分压比例一致，差值对应的幅度范围已被压缩。随后，通过设定差分放大器外围反馈电阻与输入电阻的比例，将差值放大至满幅输出，使其最大值为3.3V。该级同时完成电平平移和幅度放大，其闭环输出阻抗较低，可直接驱动AD输入，无需额外缓冲级。
钳位保护
在差分放大器输出端同样设置肖特基二极管钳位网络，将输出峰值限制在0至3.3V区间，防止因输入过冲或启动瞬态造成AD引脚损坏。


两种结构的差异

形式一
使用仪表放大器，共模抑制能力较高，输入阻抗极大，适合信号源内阻较高或共模噪声较强的现场环境，但仪表放大器成本较高。
形式二
使用普通运放和分立电阻，成本较低，但差分放大器的共模抑制能力取决于前置分压电阻的匹配程度，对电阻选型和布局布线要求较高。设计者可根据精度指标、成本预算及信号环境选择对应方案。两种电路均能完成20至28V信号至0至3.3V的转换，其核心逻辑均为先消除固定偏置再进行比例变换。