找回密码
 请使用中文注册

手机号码,快捷登录

手机号码,快捷登录

查看: 139|回复: 1

芯片功耗从28mW降到0.28mW

[复制链接]

1220

主题

39

回帖

2万

积分

超级版主

积分
24537
发表于 2023-11-30 12:56:09 | 显示全部楼层 |阅读模式
低功耗设计前,功耗为27.9mW。

35d4ccf6a6e8952a9f91efa3763ba560.png
低功耗设计后,功耗为0.285mW,功耗降低98.9%!

b094de4996f94b68b414efa41fc12462.png

b8343fe2cf8fefa6f10dd5e322bd2713.png
(一)低功耗lowper debug
今天给大家介绍下景芯SoC训练营低功耗debug,景芯SoC在低功耗P&R完成后,低功耗静态功耗为2.107mW,下图可以看到Internal Power为1.8mW占据了87%的比例,那么这1.8mW的功耗来自哪里?

bb709be4a67e4b9468a6987a3af65c5e.png
小编首先联想到的就是时钟IO,进一步查看报告,可以看到就是IO的Internal功耗。

1672172979bb8909e704d2c8fd4e959e.png
Summary也可以看到这个时钟IO PAD功耗占据了1.838mW。

ff8a58f975c304516a821ffeddfd1ffa.png
按照低功耗的架构设计,U_CRYSTAL_OSC0的时钟应该关闭,且该IO PAD应该关电,那么Voltus功耗分析怎么做呢?欢迎加入景芯SoC全流程设计训练营实战吧。
修改后的功耗为:

b094de4996f94b68b414efa41fc12462.png
如果不采用低功耗设计,芯片待机状态下功耗将是27.9mW,嵌入式设备时不可接受的,景芯SoC的全流程学员会深有体会,低功耗设计的重要性可见一斑!
(二)低功耗low power确认
选中一个power gating domain(shut down domain)的STD CELL作为report对象,domain关电后,report_instance_power,发现其功耗确实为0。是不是很好玩?

a070735d39615eea49c096d2f0a9f643.png
具体report办法参见知识星球。

bdc15c123cb09eda6368af5b009b84da.png


景芯微SoC团队业务

景芯SoC芯片全流程设计训练营,让每个人都能设计一款SoC/MCU芯片!
  • 提供全网最全流程的实际芯片项目培训
  • 提供SoC、MCU、ISP、CIS等芯片设计服务
  • 提供芯片设计、验证、DFT设计服务
  • 提供后端设计服务,工艺包括7nm、12nm、28nm、40nm、55nm、65nm、90nm、110nm、180nm等,提供投片渠道
  • 提供高校、企业定制化芯片设计培训及就业推荐与就业指导
【全网唯一】景芯SoC是一款用于【芯片全流程设计培训】的低功耗ISP图像处理SoC,采用低功耗RISC-V处理器,内置ITCM SRAM、DTCM SRAM,集成包括MIPI、ISP、USB、QSPI、UART、I2C、GPIO、以太网MAC控制器等IP,采用SMIC40工艺设计流片。

6f1b1913f7679f212cbfc1dfc91201bb.jpg

(一)SoC前端课程,您将学会
  • 高速接口的Verilog设计实现
  • 图像算法及Verilog设计实现
  • MIPI通信协议的Verilog实现
  • Lint、CDC检查及UVM验证
  • 后仿真
仅前端一门课程内容就抵得上其他培训机构的5-6门课程。
(二)SoC中端课程,您将学会
  • DFT设计(芯片级)
  • Synthesis逻辑综合(芯片级)
  • 低功耗UPF设计、CLP技术
  • formal验证等技术

仅中端一门课程内容就抵得上其他培训机构的4-5门课程。
(三)SoC后端课程,您将学会
  • 布局布线(低功耗FF flow)
  • StarRC/QRC
  • STA/Tempus
  • 功耗分析
  • DRC/LVS设计
仅后端一门课程内容就抵得上其他培训机构的3-4门课程。
课程提供服务器供大家实践!带你从算法、前端、DFT到后端全流程参与SoC项目设计。更多内容,请联系号主报名!
图像处理的数据通路:

c3d45fea4bb25a6894f43b6d53daf358.png
景芯SoC的CRG设计:

233977af25b9fa6272a84990ca369ea7.png

一键式完成C代码编译、仿真、综合、DFT插入、形式验证、布局布线、寄生参数抽取、STA分析、DRC/LVS、后仿真、形式验证、功耗分析等全流程。升级后的芯片设计工程V2.0 flow如下:

SoC一键式执行flow

7cd28a3e058597fd1d2b736bf0b405c5.png


MIPI DPHY+CSI2解码

5c1f38251720632085b578def976c7bd.png

数字电路中经典设计:多条通信数据Lane Merging设计实现
数字电路中经典设计:多条通信数据Lane Distribution实现


8967e7fad67bac2936d5d35a6abc5e5b.png



UPF低功耗设计
全芯片UPF低功耗设计(含DFT设计)

52a1cbb048f53b6b3c28a051169b8030.png

景芯SoC训练营培训项目,低功耗设计前,功耗为27.9mW。

35d4ccf6a6e8952a9f91efa3763ba560.png
低功耗设计后,功耗为0.285mW,功耗降低98.9%!

b094de4996f94b68b414efa41fc12462.png


b8343fe2cf8fefa6f10dd5e322bd2713.png


38c9687dacd9b9d1021c5c0677b4c5f0.png

芯片的版图设计V1.0

1e27531441a8219e5d2c1f412573bb1c.png

芯片的版图设计V2.0

58c7c6fa64d3314dfd2ab23e24809460.png

低功耗设计的DRC/LVS,芯片顶层的LVS实践价值极高,具有挑战性!业界独一无二的经验分享。

38269414decef7925ccb75d6f6f42550.png

ISP图像处理
  •    dpc - 坏点校正

    a9fe89c78c1b6ba749ee698959fb0b9f.png
  •    blc - 黑电平校正

    e7bda3feb0561558dde1f0f0f1739df1.png
  •    bnr - 拜耳降噪
  •    dgain - 数字增益

    c1e57100f0e76b638d06fcd839edf30b.png
  •    demosaic - 去马赛克

    249d729d95403550bb77e6b5330f3f07.png
  •    wb - 白平衡增益
  •    ccm - 色彩校正矩阵
  •    csc - 色彩空间转换 (基于整数优化的RGB2YUV转换公式)
  •    gamma - Gamma校正 (对亮度基于查表的Gamma校正)
  •    ee - 边缘增强

    237d111c69a8fcfae103ad3aa10c2c72.png
  •    stat_ae - 自动曝光统计
  •    stat_awb - 自动白平衡统计

CNN图像识别


d6396d07f2150fa9d37bc1e0651b0bb1.png
支持手写数字的AI识别:

6000aaad641fdf09c60f6bb0e9c8de14.png
仿真结果:仿真识别上图7、2、1、0、4、1、4、9

fa7610d036a75451cade55e128f2d2c1.png


.

0

主题

328

回帖

419

积分

入门维修师

积分
419
发表于 2023-12-2 23:13:37 | 显示全部楼层
看看,没有弄到。
您需要登录后才可以回帖 登录 | 请使用中文注册

本版积分规则

QQ|Archiver|手机版|家电维修论坛 ( 蜀ICP备19011473号-4 )

GMT+8, 2024-5-25 14:04 , Processed in 0.177442 second(s), 23 queries .

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表