163563563457863
图 12 创维 9S60 机芯信号处理电路系统结构框图 如图12所示,为创维9S60机芯信号处理电路系统结构框图, 其中, U1(MSD6A848)为主芯 片, MU1/MU2(H5TQ4G63EFR)为DDR ,U0M3(THGBMFG7C1LBAIL)为EMMC ,U0A1 (TAS5707)为数字音频功放。 3、单元电路 技术讲坛 (1) +3.3V_STB 供电产生电路 图 13 +3.3V_STB 供电产生电路原理图 如图 13 所示,电源板送来的+12V_STB 供电经 U0P1(TPS563201)为核心的 DC-DC 变换 电路的变换,得到+3.3V_STB 供电, 用作相关电路工作供电。 (2) 屏供电(VCC_Panel)开关控制电路 图 14 屏供电开关控制电路原理图 如图 14 所示,当 U1 的 D2 脚送来开机信号(高电平) 时, Q0L1 导通, U0L1 的④脚为低电 平而导通, 12V_STB 供电经过 U0L1,输出 VCC_PANEL,用作液晶屏驱动电路的工作供电。 (3) 背光开关控制电路 图 15 背光开关控制电路原理图 如图 15 所示,主芯片 U1 的 V22 脚送来的 BL_ON/OFF 背光开关控制信号,经 Q0S1 倒相, 由 CN0S4 的①脚送到背光电路,用于控制背光板电路是否工作。 (4) 数字音频功放电路 图 16 数字音频功放电路原理图 如图 16 所示,U0A1(TAS5707)是数字音频功放集成电路, 其中, ○19脚是待机控制脚, ○25 脚是复位脚, ○23(SDA)脚、 ○24(SCL)脚为数据、时钟总线脚, ○15(MCLK)脚为主时钟输入 脚, ○21(SCLK)脚为串行音频数据/位时钟输入脚, ○20(LRCLK)脚为串行音频数据左右/帧时 钟输入脚, ○22(SDIN)脚为串行音频数据输入脚。 U1(MSD6A848)的 G4 、G5 、G6 、G7 脚输出的数字音频信号分别送到 U0A1 的○15 、 ○21、 ○20 、 ○22脚, 经内部电路处理后, 由 U0A1 的①(OUTA)、 6(OUTB)脚输出左音频信号到扬 声器,从 ○39(OUTC)、 ○36(OUTD)脚输出右音频信号到扬声器。 |
|Archiver|手机版|家电维修论坛
( 蜀ICP备19011473号-4 川公网安备51102502000164号 )
GMT+8, 2025-4-30 17:31 , Processed in 0.129607 second(s), 19 queries .
Powered by Discuz! X3.5
© 2001-2025 Discuz! Team.