找回密码
 请使用中文注册
查看: 26|回复: 0

I2C总线的上拉电阻计算

[复制链接]
阅读字号:

1572

主题

58

回帖

3万

积分

超级版主

积分
31678
发表于 昨天 16:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?请使用中文注册

×



    • 9395911c8efe9255cfd81b3c42ccfccf.png
      总线的电流要求


      4b4842ae5eb445e434cc31b3c397801d.png
      在NXP的手册中,对不同速度等级的总线的灌电流(sink current)做了不同的要求
      实际使用中还是要根据具体的器件手册评估器件的灌电流。

      上拉电阻的上限

      上拉电阻不能无限制的大,因为总线是有驱动速度的需求的,由于总线存在分布电容、输入接口也存在寄生电容,假设总线上的MOS或晶体管是能瞬间截止的,此时总线上的电压可以看做是一个标准的RC充电模型。此时电压的上升时间与两个值有关,总线的上拉电阻,总线的负载电容。
      因此总线的上拉电阻的上限,受到总线的负载电容和速度等级的限制

      I2C总线对于负载上升时间的定义

      I2C总线的上升时间是按照30%-70%的电压上升时间定义的。
      对于不同速度等级的I2C总线,上升时间有不同的要求。具体要求见表格

      54924822d4b2c9744c5957f890ffdb4d.png
      因此,上拉电阻的上限可以按照下式计算

      2a1a23d0df8b3b7630e7378e282e75de.png

      实际应用中

      在实际的应用中,决定电阻的所有变量中,总线的负载电容很难精确地计算,只能大致的估计范围。因此通常在应用中,一般是根据估计和经验选择一个临时上拉电阻,然后根据波形的测试效果去选择合适的电阻。在一些系统中,假设10k,4.7k,2k电阻都能满足要求,那么就要在速度和功耗中按照设计需求进行取舍,上拉电阻越大意味着功耗越低,同时要牺牲部分上升时间。上拉电阻小意味着功耗高,同时意味着总线的扩展能力更强,在多板卡I2C互联时要尤其注意上拉电阻的设计问题。


      • 当波形上升边缓慢的时候,需要减小上拉电阻。
      • 当波形低电平无法降低到VOl以下时,需要增加上拉电阻。
      • 当上拉电阻已经调整到一个很小的水平,但是依然无法满足总线的时序要求时可以增加总线中继。分担总线的负载电容,重新调整上拉电阻。.
您需要登录后才可以回帖 登录 | 请使用中文注册

本版积分规则

QQ|Archiver|手机版|家电维修论坛 ( 蜀ICP备19011473号-4 川公网安备51102502000164号 )

GMT+8, 2025-11-3 10:54 , Processed in 0.317408 second(s), 24 queries .

Powered by Discuz! X3.5

© 2001-2025 Discuz! Team.

快速回复 返回顶部 返回列表