关于开关电路的细节分析和总结

电脑维修

说到开关电路并不陌生，做硬件的基本都在用，一般应用在低功耗设计上，我们直接上图：

先简单说下原理：当MCU通过I/O口输出高电平时，即POWER_EN =3.3V（假设MCU供电为3.3V），则Q1 NMOS管VGS > 阈值电压，Q1的漏极和源极导通，由图可知Q1源极接地，故Q2栅极接地，故Q2 PMOS管VGS > 阈值电压，所以Q2的源极和漏极导通，故电源VBAT通过Q2从漏极输出电压。

当MCU通过I/O口输出低电平时或者配置为输入时，即POWER_EN = 0V，则Q1 NMOS管VGS < 阈值电压，Q1的漏极和源极截止，故Q2栅极被R3上拉为高电平，故Q2 PMOS管VSG < 阈值电压，所以Q2的源极和漏极截止，故电源VBAT和VOUT之间断开。

针对上述电路具体到电阻和MOS管我们再具体分析，这里我们选用的Q1为友台半导体的NMOS管，Q2为友台半导体的PMOS管，封装都为SOT23封装。

对于NMOS管由手册可知：阈值电压为VGS(th)典型值为1.1V，但是从0.7V左右开始导通；

我们观察手册，这里有3个电容，输入电容Ciss、输出电容Coss、反向传输电容Crss；这3个电容就是MOS管由于制造工艺和材料限制导致的寄生电容：
输入电容Ciss = Cgs + Cgd;
输出电容Coss = Cds + Cgd;
反向传输电容Crss = Cgd

我们可以看下实际MOS管模型：

因MOS管栅极内部构造为绝缘栅结构，输入电阻极高，相当于断路；一般我们知道MCU正常工作电压为3.3V，故加载到栅极电压为V = 3.3V*R2/(R1+R2) = 3.297V > VGS(th)
这里R1的作用是限流，具体限流原理如下：
当前级电路输入数字电平时，会给MOS管栅极电容充电，当输入电平拉低时，电容上电荷又会给前级放电。我们知道电容充电和放电瞬间会产生大电流，这个电流会损坏驱动电路，故需要串联一个限流电阻。
这个限流电阻阻值需要和栅极下拉电阻结合考虑。需要保证2者分压大于NMOS管的阈值电压。
当限流电阻R1=100Ω，R2 = 100kΩ，那么加载到栅极电压为V = 3.3V*R2/(R1+R2) = 3.297V > VGS(th)；
当限流电阻R1=1kΩ，R2 = 100kΩ，那么加载到栅极电压为V = 3.3V*R2/(R1+R2) = 3.267V > VGS(th)；
那么R2电阻的作用是什么？为什么用100k电阻？
1.确定初始状态。
在电路刚上电或者没有输入信号时，R2下拉电阻可以确保 NMOS 管处于截止状态。因为在没有信号输入时，下拉电阻会将栅极电压拉低，使得MOS管栅源电压小于阈值电压，从而保证 NMOS 管可靠截止。这对于一些时序逻辑电路很重要，比如在数字电路中的 CMOS 反相器电路，如果 NMOS 管的栅极没有下拉电阻，在上电瞬间，其状态可能不确定，会导致电路出现错误的逻辑输出。

2.电路消耗

假设R2=5k，输入电压为3.3V，R1我们先忽略，前级消耗电流I = 3.3V/5k = 0.66mA；
假设R2=20k，输入电压为3.3V，R1我们先忽略，前级消耗电流I = 3.3V/20k = 0.165mA；
假设R2=100k，输入电压为3.3V，R1我们先忽略，前级消耗电流I = 3.3V/100k = 33uA；
下拉电阻太小会使驱动电路提供更大的驱动电流，增加消耗。
那么又有疑问了，用MΩ不是更好么，说到这里我们再看上述提到的栅源之间的寄生电容，如果下拉电阻太大，栅源之间的寄生电容上的电荷在开关开闭后，得不到迅速释放，会影响MOS管的开关速度。这一点我们要牢记。

3.防止静电损坏

MOS 管的栅极是绝缘栅结构，输入电阻极高，很容易积累静电电荷。当静电电荷积累到一定程度时，可能会击穿栅极氧化层，导致 MOS 管损坏。连接一个下拉电阻可以在没有外部驱动信号时，将栅极电压拉到低电平，即接地。避免栅极浮空。例如，在一些电子产品的生产过程中，可能会有静电产生，下拉电阻就起到了保护 MOS 管的作用。
那么针对PMOS管的上拉电阻R3也是同理。
同时我们考虑过为啥开关电路要设计成一个NMOS管+一个PMOS管么？为啥不能用一个MOS管。我们来看：
1.场景一：MCU供电电压= VBAT
如下原理图，Q4为PMOS管，因为MCU供电为VBAT，故其I/O输出高电平也为VBAT。
当POWER_EN = VBAT，VSG =  VBAT -VBAT = 0 < VSG(th)，即PMOS管截止；
当POWER_EN = 0，VSG =  VBAT -0 = VBAT > VSG(th)，即PMOS管导通；
此时一个PMOS管也可实现开关功能。
2.场景二：MCU供电电压>VBAT
如下原理图，Q4为PMOS管，因为MCU供电>VBAT，故其I/O输出高电平>VBAT。
当POWER_EN > VBAT，VSG  < 0 < VSG(th)，即PMOS管截止；
当POWER_EN = 0，VSG > VBAT -0 = VBAT > VSG(th)，即PMOS管导通；
此时一个PMOS管也可实现开关功能。
3.场景三：MCU供电电压 < VBAT
如下原理图，Q4为PMOS管，因为MCU供电<VBAT，故其I/O输出高电平<VBAT。
当POWER_EN < VBAT，VSG =VBAT- POWER_EN > 0；
如果VSG 值大于阈值电压，则PMOS管是导通的。
当POWER_EN = 0，VSG > VBAT -0 = VBAT > VSG(th)，即PMOS管导通；
即不论输入是高电平还是低电平，MOS管是一直导通的，即实现不了控制开关作用。
尤其是在锂电池用产品中，锂电池充满电压为4.2V，MCU电压一般为3.3V，就会容易发生这样的问题；当然2个管子的电路则不用考虑。

故用一个PMOS管设计时要考虑清楚，NMOS+PMOS就杜绝此类问题发生，我们可以根据需要设计符合要求的电路即可。
今天就到这里，谢谢大家阅读，感谢；