| VHDL2线-4线译码器的功能 采用3—8线译码器，A、B、C分别为译码器的输入端， 如果译码器输出为低电平有效，那么就会将译码器输出端的1,4,5,7端经一个4输入与非门即可； 如果译码器输出为高电平有效，那么将译码器输出端的0,2,3,6端经一个4输入与非门即可。 |
|Archiver|手机版|家电维修论坛
( 蜀ICP备19011473号-4 川公网安备51102502000164号 )
GMT+8, 2025-8-12 10:34 , Processed in 0.181656 second(s), 16 queries .
Powered by Discuz! X3.5
© 2001-2025 Discuz! Team.
