基于AXI总线的DDR仿真模型

2023-5-6 09:08| 发布者: 开心| 查看: 9| 评论: 0

阅读字号:

摘要: 　　在xilinx平台下，经常要进行基于AXI总线的IP开发。尤其是当要运用DDR时，仿真就存在很大的问题了。之前我们的搞定办法是修改接口，然后连接到一个模拟DDR的寄存器组 ...

　　在xilinx平台下，经常要进行基于AXI总线的IP开发。尤其是当要运用DDR时，仿真就存在很大的问题了。之前我们的搞定办法是修改接口，然后连接到一个模拟DDR的寄存器组中。但这样做一方面频繁修改接口，相当麻烦；另一方面仿真行为与下板行为不完全一样，不方便找出bug。所以我就决定建立一个DDR AXI 仿真模型来用于AXI总线下的仿真。其思想和原来的方式一样，都是在testbench中建立一个寄存器组来模拟DDR。只不过不修改接口，而是直接用AXI总线的接口来进行行为模拟。

　　首先，我们先来了解下AXI总线的主要接口与行为：

　　AXI总线信号说明：