|

凌阳SPHE8200A引脚功能中文资料
SPHE8200A,解码芯片。 | 引脚 | 助记符 | I/O | 功能 | 电源接口 | 24,42 | VDD_K | - | 芯片内核逻辑电路1.8V电源 | 76,95 | VDD_K | - | 芯片内核逻辑电路1.8V电源 | 120,137 | VDD_K | - | 芯片内核逻辑电路1.8V电源 | 30,47 | VSS_K | - | 芯片内核逻辑电路电源地 | 79,100 | VSS_K | - | 芯片内核逻辑电路电源地 | 124,142 | VSS_K | - | 芯片内核逻辑电路电源地 | 32,55 | VDD_O | - | 芯片输出电路3.3V电源 | 85,105 | VDD_O | - | 芯片输出电路3.3V电源 | 112,128 | VDD_O | - | 芯片输出电路3.3V电源 | 147,167 | VDD_O | - | 芯片输出电路3.3V电源 | 36,63 | VSS_O | - | 芯片输出电路电源地 | 90,107 | VSS_O | - | 芯片输出电路电源地 | 116,132 | VSS_O | - | 芯片输出电路电源地 | 152 | VSS_O | - | 芯片输出电路电源地 | 172 | VSS_K6/O7 | - | 公共地 | 72 | VDD_PLLV | - | 系统锁相环电路1.8V电源 | 73 | VSS_PLLV | - | 系统锁相环电路电源地 | 74 | VDD_PLLA | - | 音频锁相环电路3.3V电源 | 75 | VSS_PLLA | - | 音频锁相环电路电源地 | 183,187 | VDD_TVA | - | 视频数模转换电路3.3V电源 | 191 | VDD_TVA | - | 视频数模转换电路3.3V电源 | 184,188 | VSS_TVA | - | 视频数模转换电路电源地 | 192 | VSS_TVA | - | 视频数模转换电路电源地 | 161 | VDD_ADA | - | 芯片内部音频ADC电路3.3V电源 | 162 | VSS_ADA | - | 芯片内部音频ADC电路电源地 | 194 | PWM_VDD | - | 伺服PWM电路3.3V电源 | 201 | PWM_VSS | - | 伺服PWM电路电源地 | 205 | DA_VDD | - | 伺服DAC电路3.3V电源 | 202 | DA_VSS | - | 伺服DAC电路电源地 | 213 | PLLVDD | - | 伺服锁相环电路电源 | 216 | PLLVSS | - | 伺服锁相环电路电源地 | 4 | SVDD | - | 伺服电路3.3V模拟电源 | 6 | SVSS | - | 伺服电路模拟电源地 | 18 | ADVSS | - | 伺服ADC电路电源地 | 11 | ADVDD | - | 伺服ADC电路电源 | 33 | RST_B | I | 系统复位 | 78 | CLKIN | I | 时钟输入/晶振输入 | 77 | CLKOUT | O | 时钟输出/晶振输出 | SDRAM接口(本机工作在32-bit SDRAM模式) | 80:84 | M_DD[15:0] | I/O | SDRAM数据总线[15:0] | 86:88 | M_DD[15:0] | I/O | SDRAM数据总线[15:0] | 96:99 | M_DD[15:0] | I/O | SDRAM数据总线[15:0] | 101:104 | M_DD[15:0] | I/O | SDRAM数据总线[15:0] |
138,141 | M_DD[24:16]/G | I/O | 32-bit模式时为SDRAM数据总线[24:16],16-bit模式 时为通用输入输出接口 | 143:146 | M_DD[24:16]/G | I/O | 32-bit模式时为SDRAM数据总线[24:16],16-bit模式 时为通用输入输出接口 | 148:150 | M_DD[24:16]/G | I/O | 32-bit模式时为SDRAM数据总线[24:16],16-bit模式 时为通用输入输出接口 | 136:133 | M_DD[25:28]/R_A[26:23] | I/O | SDRAM数据总线位[25:28](32bit模式),通用输入输出 接口或ROM地址[26:23](16bit模式) | 131:129 | M_DD[29:31]/R_A[22:20] | I/O | SDRAM数据总线位[29:31](32bit模式),通用输入输出 接口或ROM地址[22:20](16bit模式) | 110,111 | M_A[10:0] | | SDRAM地址总线[10:0] | 113:115 | M_A[10:0] | | SDRAM地址总线[10:0] | 117 | M_A[10:0] | | SDRAM地址总线[10:0] | 122,123 | M_A[10:0] | | SDRAM地址总线[10:0] | 125:127 | M_A[10:0] | | SDRAM地址总线[10:0] | 109 | M_A11/GPIO | | SDRAM地址总线11或通用输入输出接口,未使用 | 151 | M_A12/GPIO | I/O | SDRAM地址总线12或通用输入输出接口,未使用 | 121 | M_BA1 | O | 存储器逻辑BANK地址线1 | 94 | M_BA0 | O | 存储器逻辑BANK地址线0 | 106 | M_CLKO | O | SDRAM时钟信号输出 | 108 | M_CKE | O | SDRAM时钟信号有效 | 93 | M_CS_B | O | SDRAM片选信号 | 92 | M_RAS_B | O | SDRAM行地址选通 | 91 | M_CAS_B | O | SDRAM列地址选通 | 89 | M_WE_B | O | SDRAM写允许信号 | 119 | M_DQM0 | O | 输入/输出数据掩码 | 118 | M_DQM1 | O | 输入/输出数据掩码 | 140 | M_DQM2/GPIO | I/O | 输入/输出数据掩码/通用可编程接口 | 139 | M_DQM3/GPIO | I/O | 输入/输出数据掩码/通用可编程接口 | ROM/SRAM/Flash接口 | 44,45 | R_D[7:0] | I/O | ROM/SDRAM/Flash数据总线[7:0] | 48:52 | R_D[7:0] | I/O | ROM/SDRAM/Flash数据总线[7:0] | 34,35 | R_A[18:0] | O | ROM/SDRAM/Flash地址总线[18:0] | 37:41 | R_A[18:0] | O | ROM/SDRAM/Flash地址总线[18:0] | 43 | R_A[18:0] | O | ROM/SDRAM/Flash地址总线[18:0] | 53,54 | R_A[18:0] | O | ROM/SDRAM/Flash地址总线[18:0] | 56:62 | R_A[18:0] | O | ROM/SDRAM/Flash地址总线[18:0] | 64,65 | R_A[18:0] | O | ROM/SDRAM/Flash地址总线[18:0] | 66 | R_A19/GPIO | I/O | ROM/SDRAM/Flash地址总线19,未使用 | 71 | R_CS3_B/GPIO | I/O | ROM/SDRAM/Flash片选信号#3,未使用 | 70 | R_CS2_B/GPIO | I/O | ROM/SDRAM/Flash片选信号#2,未使用 | 69 | R_CS1_B/GPIO | I/O | ROM/SDRAM/Flash片选信号#1 | 68 | R_WE_B/GPIO | I/O | ROM/SDRAM/Flash写允许信号 | 67 | R_OE_B/GPIO | I/O | ROM/SDRAM/Flash输出允许信号 | 音频接口 | 163 | AUD4/GPIO | I/O | 串行音频数据信号4输出/通用输入输出接口 | 166 | AUD0/GPIO | I/O | 串行音频数据信号0输出/通用输入输出接口 | 168:170 | AUD[1:3] | I/O | 串行音频数据信号[1:3]输出 | 171 | A_LRCK/GPIO | I/O | 音频左右时钟信号 |
173 | A_BCK/GPIO | I/O | 音频位时钟信号 | 174 | A_XCK/GPIO | I/O | 音频过采样时钟信号 | 165 | A_IEC_TX | I/O | ICE-958数据发送 | 164 | A_IEC_RX | I/O | ICE-958数据接收,未使用 | 通用可编程输入输出接口 | 153 | IR_IN | I/O | 红外线信号输入 | 154 | VFD_CLK | I/O | VFD显示时钟信号 | 155 | VFD_STB | I/O | VFD显示选通信号 | 156 | VFD_DATA | I/O | VFD双向数据信号 | 175 | UA0_RX | I/O | 行同步信号输出 | 176 | UA_TX | I/O | 场同步信号输出 | 31 | GPIO | I/O | 通用输入输出接口,未使用 | 音频模数转换接口 | 157 | AIN/AIN_L | I | 模拟左声道信号输入(至ADC) | 159 | AIN_R | I | 模拟右声道信号输入(至ADC),未使用 | 158 | ATO | O | ADC运算放大器输出 | 160 | VM | I | 模数转换参考电压输入 | 视频数模转换接口 | 178 | V_COMP | O | 补偿,连接0.1pF陶瓷电容到电源地(旁路)。 | 179 | V_BIAS | I | 偏置 | 180 | V_FSADJ | I | 全值调整控制 | 181 | V_REFOUT | O | 参考电压输出,典型的参考电压值为1.2V。 | 182,185 | V_DAC[5:0] | O | 六路模拟视频信号输出 | 186,189 | V_DAC[5:0] | O | 六路模拟视频信号输出 | 190,193 | V_DAC[5:0] | O | 六路模拟视频信号输出 | 伺服数字接口 | 1 | DRESET | - | NC | 2 | CNIN | I | 循迹计数输入 | 3 | SLVL | O | RF信号数据限幅器输出 | 5 | RFO | I | RF信号输入 | 7 | RFRP | I | RF脉动纹波信号输入 | 8 | RFRPLP | I | RF脉动纹波中心电平信号输入 | 9 | TEXOLP | I | 循迹过零信号低通输入 | 10 | TEXO | I | 循迹过零信号输入 | 12 | TEI | I | 循迹误差信号输入 | 13 | FEI | I | 聚焦误差信号输入 | 14 | CEI | I | 进给误差信号输入 | 15 | SBAD | I | 副光束和(相加)信号输入 | 16 | VREF | - | 参考电压 | 17 | VRGD | - | 参考电压地 | 19 | SRV_SCLK | O | 与SPHE6300通讯串行时钟信号 | 20 | SRV_SDATA | I/O | 与SPHE6300通讯双向串行数据信号 | 21 | SRV_SDEN | O | 与SPHE6300通讯片选信号 | 22 | SRV_DFCT | I | 缺陷检测信号输入 | 23 | T_PLCK | - | 未使用 | 25 | T_SLRF | - | 未使用 | 26 | TDM_DX/GPIO | I/O | EEPROM串行时钟信号 |
27 | TDM_CLK/GPIO | I/O | EEPROM双向串行数据信号 | 28 | TDM_FSXR | I/O | TDM端口,未使用 | 29 | TDM_DR/GPIO | I/O | TDM端口,未使用 | 195 | TRAY_OUT | O | 托盘出仓指令 | 196 | SC1_OUT | O | 托盘进仓指令 | 197 | SPDC_OUT | O | 主轴伺服信号输出 | 198 | SC_OUT | O | 进给伺服信号输出 | 199 | DMEA | O | 伺服驱动电路待机控制 | 200 | FGIN | I | 主轴电机FG信号输入,未使用 | 203 | TEO | O | 循迹伺服信号输出 | 204 | FEO | O | 聚焦伺服信号输出 | 212 | VREFO | O | 参考电压输出 | 214 | PDRSET | - | NC | 215 | FDRSET | - | NC |
|
|