看过来，DDR 模块的 PCB 设计要点都在这里！

DDR：Double Date Rate 双倍速率同步动态随机存储器。

DDR、DDR2、DDR3常用规格：

单端走线控制 50 欧姆，差分走线控制 100 欧姆

通常，根据器件的摆放方式不同而选择相应的拓扑结构。

A、DDR*1 片，一般采用点对点的布局方式，靠近主控，相对飞线 Bank 对称。间距可以按照是实际要求进行调整，推荐间距为 500-800mil。

B、DDR*2 片，布局相对主控飞线 Bank 对称，常采用 T 型拓扑结构， 推荐间距如下：

等长要求 L1+L2=L1+L3

C、DDR*4 片，以下列出了常用的 4 片 DDR 布局拓扑结构。

针对于 DDR2，这些拓扑结构都是能适用的，只是有少许的差别。

若PCB布线空间允许，Address/Command、Control、CLK，应优先采用单纯的“T”型拓扑结构，并尽可能缩短分支线长度，如上面拓扑结构的B图所示。